PATENT ABSTRACTS OF JAPAN

(11)Publication number :

08-011347

(43)Date of publication of application: 16.01.1996

(51)Int CI

B41J 2/44 H04N 1/19

(21)Application number : 06-173161

(71)Applicant : FUJI XEROX CO LTD

(72)Inventor: KODAMA KOICHI


(54) PIXEL CLOCK GENERATOR

(57)Abstract:

(22)Date of filing:

PURPOSE: To prevent the generation of the positional shift of a pixel in the scanning direction of a recording image by correcting the positional shift of a pixel in the scanning direction of a light deflector at high speed. CONSTITUTION: The scanning width time signal (c) and the pixel clock width signal (e) or (g) respectively outputted from an FF 8 and a counter 9 are compared by a phase comparator 11 and, on the basis of the comparison result, the data (m) applied from a shift register 13 are added and subtracted by the number of reference clock signals (j) by an incremental and decremental counter 12 to be renewed and stored in the register 13 by scanning surfaces. The data (n) are inputted as the address of a lookup table by a searching operation means 14 and outputted to a D/A converter 15 as the data n' corresponding to the address to be converted to an analogue voltage signal. The signals (j) are changed on the basis of the analogue voltage signal by a voltage control oscillator 16 and subjected to

04.07.1994



synchronous frequency division by a synchronous frequency divider circuit 24 and a pixel clock signal (m) is outputted to be countted by the counter 9 and the signal (e) or (g) becomes almost same to the signal (c) in length.

LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開平8-11347

(43)公開日 平成8年(1996)1月16日


埼玉県岩横市府内3丁目7番1号 富士ゼ ロックス株式会社内 (74)代理人 弁理士 平木 道人 (外1名)

(51) Int.Cl.* B 4 1 J	2/44	徽別記号	庁内整理番号	FI	技術表示簡所					
H04N	1/19									
	.,			B41J	3/ 00		M			
				H04N	1/ 04	103	В			
				審査請求	未請求	請求項の数5	FD	(全	7	頁)
(21) 出願番号	+	特願平6-173161	(71)出顧人	000005496						
(22)出順日		平成6年(1994)7		富士ゼロックス株式会社 東京都港区赤坂三丁目3番5号						
				(72)発明者	小玉 3			•		

(54) 【発明の名称】 画素クロック発生装置

(57) 【要約】

【目的】 光偏向器の走査方向の画素の位置ずれを高速 に補正し、記録画像の走査方向に対する画素の位置ずれ を発生させないようにすること。



【特許請求の範囲】

【請求項1】 画像の記録走査開始に先立ち画素クロック信号の周波敷を各走査面別に切り替えるようにした画素クロック発生装置において、

画像の走査開始から走査終了までの走査時間を検出する 第1の走査時間検出手段と、

基準クロック信号を周波数可変に発生させる基準クロック信号発生装置と、

予想の走査時間に相当する画素クロック数が設定される 画素クロック数設定手段と、

前記基準クロック個号に基づいて作成された圏ボクロックを、前記圏ボクロック教授定手段に設定された個数分計数し、前記予想の走査時間に相当する走査時間を検出する第2の走査時間を検出手段と、

前記第1および第2の走査時間検出手段によって検出された時間を比較する比較手段と、

各走査面別に、第2の走査時間を補正するデータを格納する補正データ格納手段と、 前期比較結果に基づいて前記地下データ格納手段の数23

前記比較結果に基づいて前記補正データ格納手段の前記 補正データを更新する更新手段と、

解窓更新手段によって更新されたデータに応じて、前記 基準クロック信号発生装置から出力される基準クロック 信号の周波数を補正して可変制御する補正回路とを具備 したこと特徴とする面素クロック発生装置。

【請求項2】 前記更新手段の更新動作を画像の可視像 化開始に先立って禁止する手段を具備したことを特徴と する前記請求項1記載の画素クロック発生装置。

【請求項3】 前記画素クロック教設定手段の設定値を 変更する手段を設けたことを特徴とする前記請求項1お よび2のいずれかに記載の画素クロック発生装置。

【請求項4】 前記画素クロック数の設定値に、設定値 幹容範囲を設けたことを特徴とする前記請求項1.2お よび3のいずれかに記載の画素クロック発生装置。

【請求項5】 前記基準クロック信号に基づいて作成される画素クロック信号は、該基準クロック信号を分間して作成されることを特徴とする前記請求項1~4のいずれかに記載の画素クロック発生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本参明は、複写職またはレーザブ リンタ等の画素クロック発生協電に関し、特に、複写機 またはレーザブリンタ等の発偏向器の走査期所の変動、 加工構度さよび回転数のばらつきに起因する走査方向の 画素の位置ずれの様正が可能な簡素クロック発生検置に 関する。

[0002]

【従来の技術】従来から光偏向器は、複写機またはレー ザブリンタ等に広く用いられている。例えば、レーザブ リンタでは、レーザ駆動回路が駆動されて発生されたレ ーザ光は画信号に基づいて変調され、回転多面鏡により 走査され、記録媒体、例えば悪光体に滞像を形成し、電 子写真処理方法により、司根像に形成される。このよう なレーザブリンタおいて、回路を開放の反射面別の加工 精度の調差、回転駅の設計値に対する隔差、および回転 変動等を、ある一定レベル以下に押されることはできな いという問題。また高密度順後の場合や、走を高 が広く、設定された場合には、走査方向に記録顕素の位置を 数および面像情報事態を任く、可視像が歪んで形成される 数および面像情報解差が住く、可視像が歪んで形成され という問題はかる。

[0003] 頼紀した問題を検決するために提案された 先行技術として、特別の6488 (408) 489 (418) 489

[0004]

【発明が解決しようとする問題】しかしながら、従来の 変置では、次のような問題があった。前記レーゲ記録を 置では、高単定差異期の基準値と各反対国別の関向的 出値とをメモリに特約し、その後に調度処理を行うた なるに使い、ジッタ補正回路の構成が大きくなるという 問題、また前記ジッタ補正回路の動情速度にも無罪があ り、完分な対応がきなくなるという問題が生じる。 【0005】本無明の目的は、前記した従来技術の問題 点を勝まし、複楽機またはレーザブリンタ等のか慣而器 の主意期限の更加。固転数のばらつきに起因する走姿方 向の画素の位置ずれを高速に推正し、記録回像の走差方 向に対する画素の位置ずれを発生させない画素クロック 発生物書を修用するとにある。

[0006]

【課題を解決するための手段】前記目的を達成するために、 [為東第1の発担: 画像のよ素制物から先生素制物から先生素制物を発生、 事 20 ロック信号を開放のまま制物を分しまる 10 元素時間を検出する第10 元素時間を検出する第20 元素時間を検出手段と、 第2 日本の大変が設定される画素クロック数が設定される画素クロック数数型手段と、 前部基準 フロックを 10 元素時間を 40 元素時間を

応じて、前記基準クロック信号発生装置から出力される 基準クロック信号の周波数を補正して可変制御する補正 回路とを備えた点に特数がある。

【0007】また、請求項2の発明は、前記更新手段の 更新動作を画像の可視像化開始に先立って禁止する手段 を備えた点に特徴がある。

[0008]

【作用】 関東項 1 の発明によれば、光偏向器の 1 患素分の走高時間と、予想の走高時間に相当する固素クロック 数分の国素クロック 低号をかつシートするのに要する回 多一般を表する。その差に応じて基準クロック 信号の発展 周波数を各走査照用に可変料御をする。このため、光偏 内部の定案使用別の変動や回転のばらつきに起闭する走査 方向の国素位置すれの補正が可能になる。

[0009]また、請求項をの発明によれば、順後の起 検走室によって形成された類像を電子写真処理方法で可 規像化する通程において、装置に不規則な変動が発生す る場合がある。この不具合き防ぐためにアップダウンカ ウンタの更新動作が禁止される。このため、該アップダ ウンカウングには該差が発生せず、変変方向の原素位置 に生ずる不規則なずれを防止することが可能になる。 [0010]

【実施明】以下に、図面を参明して、本発明を詳解に説明する。図 1 は本発明の一実施例の画法クロック発生装置の概念の構成を示すブロック図、図 2 は該面 美クロック発生整理の回路軟作を示すタイムチャートである。図 1 において、回転を面鏡 1 は、モータ2 に回動させられ、レーザ発振器 2 1 から免許されたレーザ光 2 8 を走 書する。光センサ3 は、レーザ光を検出すると、その検 出信号を増幅器 4 に出力し、該増幅器 4 によれを増減し、次数整形された矩形波の企業附続総出信号(a)

(以下、SOS信号と略す)を出力する。また、光センサ6は、レーザ光を検出すると、その検出出力は増幅器フで増幅され、走査終了検出信号(b)(以下、EOS信号と略す)となる。

【0011】フリップコロップ8(以下、FF上院す) は、前窓8の名信号(a)およびEOS信号(b)が人 力されると、発生の開始から終了までの時間、すなわら 1走会方の時間を示す走金減時間保号(c)を出力す あ、カウンタ9は、後述するカウント間を定回路を2に よって設定された画素クロック数分の画素クロック信号 (d)または(f)をカウントする。該カウンタ9は、 SOS信号(a)の入力によってカウントを開始 カウントオーバーすると1走来分の画書のロック幅信号 (e)または(g)を出力する。選延回路10は、EO S信号(b)を運転して、カウンタののリセット信号 およびシフトレジスタ13のシフト動作信号を出力する。

【0012】位相比較器11は、前記走査幅時間信号 (c)の長さと前記画素クロック幅信号(e)または (g) の長さとを比較する。該位相比較多ロック報告等 金額等問題号(c) の長さが、該施海シのロック報告等 (a) または(g) の長さより長ければ、その時間報の ダウン信号(i) を発生させ、一方短ければアップ信号 (h) を発生する。アップダウンカウンタ12は、前記 ゾウン信号(i) またはアップ信号(h) が入力されている間、シフトレジスタ13からのロードされたデータ (n) を、電圧制御発振器16(以下、VCOと略す) から出力された基準クロック信号(j) の数だれ 加速 はして更新する。この加速形での更新操作はアップダウ ンカウンタ120キャリーアット信息が出力された場合 には更新禁止される。アップ動作においてはカウント量の下限 値にカウンタのデータは間響される。

[0013] また、カウンタ26は前型SOS信号 (a) 医院定数カウントすると更新禁止信号を出力し、 プリント開始信号26 aによってリセットされる。該更 新業止信号が出力されている場合には、該アップダウン カウンタ12の更新動作が禁止される。前記アップダウ ンカウンタ12の更新動作を禁止する理由は次の通りで ある。

【0015】シフトレジスタ13は、前記回転多面鏡1 の走査面数に対応した数のレジスタを備え、前記遅延回 路10から出力されたシフト動作信号により、該レジス タに記憶されたデータが順々にシフトされる。この動作 によって、前記アップダウンカウンタ12からのアップ データ (k)、またはダウンデータ (l) が該シフトレ ジスタ13に各走査面別に格納される。検索操作手段1 4では、前記シフトレジスタ13からのデータ (n)を ルックアップテーブル(以下、LUTと略す)のアドレ スとして入力し、該アドレスに対応したデータ (n') をD/A変換器15へ出力する操作が行われる。該D/ A変換器15は、入力されたデータを前記VCO16の 基準クロック信号を制御するためのアナログ電圧信号に 変換して、該VCO16へ出力する。該VCO16は、 アナログ電圧信号の入力によって、基準クロック(j) の周波数を変化させ、同期分周回路24へ出力する。該 LUTのアドレスとデータの関係は任意に書き込むこと が可能である。また、演算用のソフトウェアを介さずに ハードウェアで決定されるため、高速に動作させること ができる。なお、必要に応じて検索操作手段14を省略

してシフトレジスタ13の出力をそのままD/A変換器 15へ入力するようにしてもよい。

【0016】同期分周回路24には、発振器切換回路2

5を介して前記VCO16からの基本クロック信号 (j)、または固定周波教養振器 17から発養された固 定クロック信号のどちらかが入力される。該同取外周 路24は該基準クロック信号 (j) または固定クロック 信号を同期分間、、囲素クロック信号として前記のカン タ9およが画像データ同期回路19〜出力する、前配基 変数は、SOS信号 (a) に対する国来クロック信号の公務周 変数は、SOS信号 (a) に対する国来クロック信号の 位相質があったが完立である。このようにすると、S OS信号 (a) に対する国来クロック信号の の名信号 (a) に対する国来クロック信号の位相ずれなが、 かさくなる理由は、図4に関して、後で詳細に影響す

【0017】該面像データ同期回路19は、画素クロッ ク信号に画像データ回路18からの画像データ信号を同 期させてレーザ発振器駆動回路20へ出力する。該レー ザ発振器駆動回路20は、画像データ信号に基づいて前 記レーザ発振器21を駆動し、レーザ光28を回転多面 鏡1に発射する。なお、発振器切換回路25は、組み立 て完了時、または前記センサ3.6や光走査手段1.2 等の交換等をした時に、前記固定周波数発振器17と同 期分周回路24とを接続し、通常のユーザ使用時には、 前記VCO16と同期分周回路24とを接続している。 【0018】 設定値変更手段23は、カウント値設定図 路22の設定値を変更する働きをする。該設定値変更手 段23としては、ロータリスイッチ、テンキー、または 設定値を決定するセットボタンなどを有する操作手段等 を用いることができる。該カウント値段定同路22は、 前記設定値変更手段23からの設定値変更命令により設 定値を変更され、該設定値をプリセット値として前記カ ウンタ9へ出力する。次に、表示装置27は、例えばラ ンプやLEDやLCD等の表示手段からなり、前記位相 比較器11からダウン信号(i)またはアップ信号

(h) が出力されると、これを表示する。

[0019] 図3は、前近位相比較都 11の一具核例である。独位相比較第 11は、インバータ52、53、フリップフロップ54、55およびパッファ56、57により解点されている。入り贈らのには前近上金銭時間を (c) が、入り贈ら1には高がようロック領を号 (c) が、入り贈ら1には高がようロック領を号 (c) が、入り贈ら1には高がようロック領を号 (c) が、入り書の 1には高がらいたのでは、(c) が入りされ、出り贈ら8からです。(d) が出りまれ、

る。 【0020】次に、本実施例の一連の動作を図1.2を 参照して説明する。なお、図2の各信号の符号は図1中 の符号と対応している。前記した組み立て来了時、また は舒品交換終了時等における調整動作について説明す る。顕整動作時には、まず、前記数定額変更手段23が 操作されて所望の予想される走査時間に相当する気のカ ウント設定権が、前がつント値設定部を2 に設定さ れる。この仮のカウント設定権は、勢力シント設定 第2 2 からカウンタ 9 へ出力される。また、前記免策器 切換回路 2 5 が認定制度設定無器 1 7 と同期分類回路 2 4 とを複雑するように切換さんが

【0021】本産産が経動されると、該固定用波数発発 第17から観定ウロック電号が出され、該両別発質 第24によって同期分開されて画素クロック電号として カウンタ9および画像データ同期回路19へ出力され、 画像データ同期18は19によって該国教クロック信号に 画像データ同期回路19によって該国教クロック信号に 同別され、レーザ発展器駆動回路20により画像データ信号に基づ いて前記レーザ発展器では、1が優勤され、レーザ光28は 転移三額1によってが出りが表すといるの位置が 221によって光センサ3の位置から光センサ6の位置ま で走まされ、該光センサ3。6に前後して検出され、 のS信号(a) EOS信号(b) がFF8小出力され、 数FF8から1走差分の時間を示す走差幅時間信号 (c) が伯担社を数11へ出れる。

【0022】続いて、該カウンタ9では前記仮のカウン ト設定値の数だけの面素クロック信号がカウントされ、 該カウントに要した時間に対応する画素クロック幅信号 (e) または (g) が、位相比較器 1 1 へ出力される。 【0023】次に、前記位相比較器11では前記走査幅 時間信号(c)の長さと画素クロック幅信号(e)また は (g) の長さとが比較され、その結果に応じて、アッ プまたはダウン信号が前記表示装置27に表示される。 該表示装置27に該信号が表示されたならば、前記設定 植変更手段23を操作して前記仮のカウント設定値を変 更し、表示が消えるように、または短時間になるように する。なお、上記の例では設定値変更手段23をオペレ 一タが操作するようにしたが、前記アップまたはダウン 信号を電気的に自動的に検出し、これらの信号が出力さ れないように、または新定量以下になるように前記仮の カウント設定値を変更するようにしてもよい。これらの 操作により画素クロック敷設定がなされる。

【0024】棟いて、通常のユーザ使用時の動作について説明する。数ユーザ使用時には、前記免集極切換回路 25がV CO 16と同期分周回路24とを接続するように切換えられる。本装置が控動されると、該V CO 16 のら基やロック信号(1)が出力され、該同期分別回路 24によって同期分周されて加騰オフロック信号(d)または(f)として、頼むかウンタらおよび間検データの期間図路 19へ出力される。以下、前20した課整動作時と同様に、レーザ光28が回転多面膜によって走蓋され、時間17至素間粉が栄出され503億号(a)が、時間13で悪業終了が検出され503億号(b)が出力される。該時間で1一七3の時間隔10億号(b)が出力される。該時間で1一七3の時間隔10億号(b)が出力される。該時間で1一七3の時間隔10億円である前

記走査幅時間信号 (c) が、FF8から位相比較器11 へ出力される。

[0025]また、その一方で、前記かシンタの〜仏力 された無索りつつを得る(d)または(f)は、結功 シク9でカウントされ、該カウントに要した時間(t1 ~14またはt1~t2)に対応する商素クロック報信 (e)またはt1~t2)に対応する商素クロック報信 (e)または(e)が、前位相比較器11~出力され、時間t1~t3の走棄情時間信号(e)と比較される。

[0028] 図2の画素クロック幅信号(e)のように、その信号幅が走充領時間信号(e)より悪い場合には、毎年比較差11からアップ信号(h)が出力される。一方、画素クロック幅信号(g)のように、その信号幅が生産福時間信号(c)が出力される。数据11からゲン准号(i)が出力される。

【0027】アップダウンカウンタ12は前記アップ信

号(h)が入力されている間、該アップダウンカウンタ 12にロードされたデータ (n) を、前記基準クロック 信号(j)の個数分減算する。逆に、前記ダウン信号 (i) が入力されている間は、該アップダウンカウンタ 12にロードされたデータ (n) を、前記基準クロック 信号(i)の個数分減算する。この結果、該アップダウ ンカウンタ12からは、前者の場合にはアップデータ। (=n+3) が出力され、後者の場合にはダウンデータ k (=n-3) がシフトレジスタ13に出力される。シ フトレジスタ13にはnに代わって新たなデータとして kまたは「が保持される。回転多面鏡の面数に相当する データ数がレジストとシフトを繰り返し、これらの各デ 一タを上記のように複数更新することにより、各データ でのアップ信号(h)またはダウン信号(i)を最小化 する。この最小化では最大で基準クロック信号(i)の 1クロック未満の誤差が出るが、この誤差は基準クロッ ク信号(j)の周波数を大きくすることにより低減する ことができる。

【0028】次に、前記シフトレジスタ13から出力。 はケータ(の)は接触機件を貸14へ入力される。 技術生生平段14には、例えば忽5 (a) に示されているような関係にあるアドレストピデータ (n) からし 出力データ (n) が該検索准金手段14に入力すると、 該検索主金手段4 4からは設すプレスのに対応している が表している。 技術者を手段4 4からは設すプレスのに対応している 設備15でアナログ電圧信号として、VCO16へ出力 される。該VCO16では、該ナナログ電圧信号にむ で基準クロック信号(i) の周波数を変化させる。この 結果、図5 (b) に示すように、基準クロック信号(ii)

(j) の周波数 f は前記位相比較器 1 1からの出力信号 がアップ信号(h) の場合には、該周波数 f は大きくな リ、ダウン信号(i) の場合には該周波数 f は小さくな る。周波数 f を調整された基準クロック信号(j) は前 記同期分周回路24で同期分周され、画素クロック信号 (m)となる。カウンタ9がこの画素クロック信号

(m) をカウントすると、魅力ウンタのから出力される 画素クロック経信号(e) または(g) は信号相等間信 号(o) とほぼ等しくなり、光偏向感の走走層形の変数 や回転のばらつきに起因する差室方向の囲業位置ずれた 精度よく様正するととができるようになる。上記の の動作を練り返し行うことにより、光偏向器の色定空面 に対して、記録開催の走走方向に対する画素位置ずれを 発生させないようにすることできる。

【0029】次に、図4を参照して、前記VCO16および国定周波教先差第17の公林周波教を、囲素クロック信号の1~8倍程度にすると、808信号(4)に対する画券クロック信号の位相ずれが、最大で1回業の1~1/8おるいは1/2~1/16にすることができるようになる理由を説明する。こでは、公林周波教が4倍である場合について説明する。図4は、弦公特周波教が4回素クロック信号の周波教の4倍の時の位相ずれを表すタイムテャーである。

【0030】図から明らかなように、前記VCO16ま たは固定周波数発振器17の公称周波数(o)の同位相 の周波数を位相選択実施した場合は、SOS信号の入力 パルス (p) が入力され、該公称周波数 (o) の 4 倍の 周期の画素クロック信号 (g) が立ち上がるまでの時間 は、最大でも公称周波数 (o) 1周期分であり、該画素 クロック信号 (q) が4周期分であるから、位相のずれ は最大で1画素クロックの1/4位相に押さえることが できる。また、該公称周波数(o)の逆位相の周波数も 含めて位相選択した場合は、該公称間波数 (o) の4倍 の周期の面素クロック信号 (r) が立ち上がるまでの時 間は、最大でも公称周波数 (o) 1/2周期であり、該 画素クロック信号 (r) がHレベルの状態は4周期分で あるから、位相のずれは最大で1 画素クロックの1/8 位相に押さえることができる。なお、前記公称周波数が 画業クロック信号の周波数の1~8倍ならば、前者の場 合には1 画素クロックの1~1/8位相、後者の場合に は1/2~1/16位相の範囲内に押さえることができ る。このため、前記した範囲であればディレイ制御によ るばらつきの大きい位相選択を実施する必要性もなくな る。また、本実施例では該公称周波数は画素クロック信 号の周波数の1~8倍としたが、それ以上の倍数でもよ u.

[0031]

【条卿の効果】以上の説明から明らかなように、請求項 1の発明によれば、走査開始検出から終了検出までの走 査時間と予盟の企査時間に相当する面表クロック競分の 画素クロック信号をカウントするのに要する時間との差 が、基準クロック信号の開業よりもかさくなるように、 前記した時間差に応じて基準クロック信号の周波教を名 走査面別に可変検解することができるので、光偏回器の 走査周期の変動や回転のばらつきに起因する走査方向の 国素位置ずれを精度よく横正することができる。また、 ソフトウェアを介さずにハードウェアの構成で補正量を 決定できるため、高速に補正することができる。

[0032] また、請求項2の発明によれば、医像の記録業態によって形成された潜像を電子写真処理方法で可規係化する過程において、装置に不規則な変動が発生し、光面问器および光センサ等に変動が伝わり、前配アップダウンカウンタが去準時間を検出する際に、不規則な残差を発生するのを防止することができる。また、このため、走変方向の原素位置に不規則はすれか発生する

のを防ぐことができる。 (0033) また、請求項3の発明によれば、カウント 協設定回路の設定値を変更するための設定値変更予段を 設けたことにより、組み立て第7後、または静品な製験 7後等に、度ちに二十が後期することができるよう に、ユーザ使用時の基準値となる画素クロック敷を容易 に調整と、設定することができる。

[0034]また、請求項4の免明によれば、画素クロック数設定に役定機計容範囲を設けることにより、基準 クロック場合の可見無波数では計等をさない開設数での 画素クロック数数度を防止することができ、画素クロック数数度を防止することができ、画素クロック数数度を防止することができ、画素クロック数度がある基準クロック信号の間波数決定までの補正動作が高速に行われる。 [0035]また、請求項もの免明によれば、基準クロ ウ化番号に基づいて作成される画素クロック信号は、数 基準クロック信号を分局して作成されることより、走室 開始を示す信号に対する該無素クロック信号の位割すれ を小さくすることができ、取録画像の走査方向に対する 画素の位置ずれを防止することができる。

【図面の簡単な説明】

- 【図1】 本発明の一実施例の画素クロック発生装置の 概略の構成を示すブロック図である。
- 【図2】 本実施例の動作を示すタイムチャートである。
- 【図3】 位相比較器の一例を示す回路図である。
- 【図4】 公称周波数が画素クロック信号の周波数の4 倍時の位相ずれを表すタイムチャートである。
- 【図5】 シフトレジスタに格納されたデータとVCOから出力される基準クロック信号との関係を示す説明図である。

【符号の説明】

8…フリップロップ回路、9…カウンタ、11…位相 比較器、12…アップダウンカウンタ、13…シフトレ ジスタ、14…検索操作手段、16…電圧制御発振器、 17…個配票和皮数発振器、22…カウント舗設定回路、 23…投定値変更手段。



